SiCパワーデバイスの損失低減実証

SiC Power Device and Loss-Reduction Operation

庭	山	雅	彦	風	間	俊	T.	藤	千	秋	北	自由	真
Masahiko Niwayama				Shun Kazama			Chiaki Kudo				koto Kita	batake	

要 旨

ワイドバンドギャップ半導体であるSiCパワーデバイスの高性能化を実現し,家庭用電化製品に使われるパワー エレクトロニクス回路へ適用した.SiCパワー素子としては世界最高水準となる,耐圧実力値1000 V以上,ドレ イン電流40 A以上(V_{ds}=1 V, V_{gs}=20 V),規格化オン抵抗3.5 m cm²の,ノーマリーオフパワースイッチを MOSFET構造で実現した.また,損失低減実証実験を行ったところ,PFC(Power-Factor-Correction)回路では,ス イッチングデバイスにおける損失を素子当りSi-MOSFETに比べて1/3に,インバータ回路では素子当りSi-IGBTの 1/2以下に低減することができた.

今後は,1200 V超級での高耐圧分野で,自動車用途などへの新応用展開を目指す.

Abstract

We have achieved the creation of high-performance wide-band-gap semiconductor SiC power devices (Metal-Oxide-Semiconductor Field-Effect Transistor: MOSFET). Typical drain-source avalanche breakdown voltage with no gate bias ($V_{gs}=0$ V) was measured to be >1000 V. Large drain current (I_d) >40 A was observed under the conditions of V_{ds} (drain Bias) =1 V and $V_{gs}=+20$ V. Typical specific on resistance (R_{on}) was measured to be 3.5 m cm². Our SiC-MOSFET will be applicable to the power electronic circuits used in home appliances. It was confirmed that the energy loss of SW device in a PFC (Power-Factor-Correction) circuit was reduced to one-third of that of the conventional Si-MOSFET. In an inverter circuit, it was reduced to half or less of that of the conventional Si-IGBT.

The SiC-MOSFET has an advantage over Si power electronics devices in high-voltage and high-frequency performance. We aim to apply the SiC-MOSFET in electric vehicles in future.

1. **はじめに**

われわれの日常生活では,数多くの電気器具が大量の 電気とともに使用されている.したがって,地球環境の 保護の観点から,小型,軽量で,消費電力の少ない家電 製品を実現する必要がある.近年,モータ制御や家電製 品のパワーエレクトロニクス(PE: Power-Electronics)ア プリケーションとして,コンバータやインバータのよう な変換効率が高いスイッチング電力変換回路(SMPC circuits: Switched-Mode Power-Conversion circuits)が適用 されている.家電用の標準的SMPC回路のキャリア周波数 は1 kHzから100 kHzの範囲で,半導体スイッチとダイオ ードがSMPC回路のキーデバイスとなっている.

消費電力を抑えるためには,SMPC回路中の半導体スイ ッチとダイオードのエネルギー損を抑制する必要がある. エネルギー損はオン抵抗(*R*_{on})損失とスイッチング(SW) 損失の和となり,オン抵抗が低く,かつ高速スイッチン グが可能となる低損失半導体スイッチとダイオードが求 められる.

第1図に,パワーエレクトロニクス半導体の規格化オン 抵抗と降伏電圧(VBD: Breakdown Voltage)の関係を示 す.一般に高いVBDが必要となればドリフト層(第2図参 照)を厚くする必要があり,その結果オン抵抗は高くな



第1図 パワーエレクトロニクス半導体の規格化オン抵抗と降伏電圧 の関係

Fig. 1 Specific on resistance (R_{on}) of PE semiconductor devices as function of breakdown voltage

る.

現在,幅広く使用されているSi半導体スイッチは,ユニ ポーラMOSFET (Metal Oxide Semiconductor Field Effect Transistor)とバイポーラIGBT (Insulated Gate Bipolar Transistor)に分類される. 特

Siの絶縁破壊電界は3×10⁵ V/cmであるため,高いVBD が要求される場合にはドリフト層の膜厚を厚くする必要 がある.Siユニポーラデバイスでは600 V以上のVBDが 必要となれば100 m cm²以上と高い規格化オン抵抗とな る.

バイポーラIGBTの動作は,同一半導体領域内でのバイ ポーラ電流伝導とMOS(Metal Oxide Semiconductor)ゲ ートの電流制御の組合せに基づいている.Si-IGBTでは導 電率変調によりSiユニポーラデバイスの限界を超えた低オ ン抵抗が実現できる.しかし,バイポーラ動作であり少 数キャリアライフタイムの寿命が長いためスイッチング 速度は遅い.

つまりSi-MOSFETが比較的オン抵抗は高くスイッチン グ速度は速い一方,Si-IGBTは低オン抵抗で比較的スイッ チング速度が遅くなる.このようにSi半導体素子はオン抵 抗低減と高速スイッチングの両立に限界が来ている.ま た,オン抵抗の温度変化は,Si-MOSFETでは温度上昇に 伴い増加する傾向を示すが,Si-IGBTではほとんど変化が ない.

2. SiC**パワーデバイス**

2.1 SiCパワーデバイスの展望

ワイドギャップ半導体であるSiCは絶縁破壊電界が3× 10⁶ V/cmであり, Siに比べほぼ一桁高い電界に耐えるこ とができるため,ドリフト層の厚さをSiより一桁薄くする ことができる.つまり,SiCは低オン抵抗の半導体スイッ チおよびダイオードの実現に大きく期待されており,ユ ニポーラ型SiC-MOSFETは,Si-IGBTよりも低いオン抵抗 とSi-MOSFETのような高速スイッチングの両立が可能と なる[1].また,SiCショットキーバリアダイオード(SBD: Schottky Barrier Diode)は,高速ユニポーラリカバリーであ るため,Siダイオードとして一般に使われるSiバイポーラ PINダイオードと比較して低いオン抵抗と高速リカバリー を実現することができる[2].したがって,SiC-SBDとSiC-MOSFETを組み合わせれば,従来のシリコンバイポーラ PINダイオードとSi-IGBT (Si-MOSFET)の組合せに比べ, PE回路のエネルギー損失を大きく削減することが可能と なる.また,SiC-MOSFETの高速スイッチングは,高キャ リア周波数による歪(ひずみ)が少ない電力変換が可能 となり,高効率,低ノイズ動作を実現する.

2.2 SiCパワーデバイスへの課題

低オン抵抗と高速スイッチングの両立が期待されるSiC-MOSFETであるが,第1図に示されるように, Ronの値は理 論的限界値に比べいまだかなり大きく,十分にSiCの性能 を発揮しているとは言いがたい.この原因の多くは,チャネル抵抗が高いためであり,チャネル長を短くし抵抗 値そのものを下げ,またSiC/SiO2界面準位密度を低減さ せ,チャネル移動度を向上させる必要がある.

チャネル長(L_g)を短くするためには,微細化するだけでなく,ショートチャネル効果の影響を小さくするために L_g のばらつきを抑制する必要がある.今回筆者らは, ソース領域とp-ウェル領域を複数層のハードマスクを用いたセルフアライン方法で形成することにより,セルフアライン方法で形成することにより,セルフアライン方法を用いない場合の L_g =1.0 µmよりも微細で半分のサイズとなる, L_g =0.5 µmを安定して実現させた. また,チャネル層をエピタキシャル形成することにより, 注入欠陥の少ない良質な膜を得,ゲート酸化後のNOアニールの効果と合わせて,一桁程度チャネル移動度を向上させた.

2.3 構造

上述のプロセスを用い,規格化オン抵抗の値が縦型プレーナSiC-MOSFET構造としては最小となるデバイスの開発を行った.

この縦型SiC-MOSFETは,二重注入MOS(DIMOS)プ ロセスを用いて形成される[3].**第2図**に,SiC-MOSFETの 模式図を示す.

4H-SiC(0001)のSiオフカット基板に,厚さ10µm,濃 度1.25×10¹⁶ cm⁻³のn型ドリフト層が形成されている.この ドリフト層の表層の一部に,平均濃度が2.0×10¹⁸ cm⁻³とな るようにp-ウェル領域が形成され,その後複数層のハー ドマスクを用いたセルフアラインによりp-ウェル領域中 のn+型ソース領域を形成する.p-ウェル領域中にはソー ス領域と隣接する形でオーミックを取るための高濃度p層 も形成されている.

試作SiC-MOSFETのチャネル層は,各不純物層の表面に エピタキシャル層をたい積して形成されており,そのエ ピタキシャル層表面をドライ酸化とNOアニールをするこ とにより電気的膜厚70 nmのゲート酸化膜を形成してい



第2図 SiC-DIMOSFETの基本セル構造

Fig. 2 Schematic drawing of structure and plane view photo of SiC-DIMOSFET る.その後,リンがドープされたポリシリコンをたい積後,エッチング加工しゲート電極が形成される.ソース 電極,ドレイン電極は金属Niをたい積後,RTA(Rapid Thermal Annealing)処理によりSiC上のNiをシリサイド化し, オーミックコンタクトを形成する.

試作SiC-MOSFETのユニットセルは正方セルであり,大 きさは10.4 μm×10.4 μmである.ユニットセルはアレ イ状に敷き詰められ,最外周部はガードリングによって 終端されている.

今回作成したSiC-MOSFETのチップの大きさは,5.0 mm× 4.2 mmであり,活性領域は0.157 cm²で,TO-220にパッケー ジングし,動作試験を行った.

2.4 DC特性

試作したSiC-MOSFETのDC特性に関して述べる.

第3図に,VBDの温度依存性を示す.ゲート電圧V_S=0 V では1000 V以上でアバランシェ破壊を起こしている.ま た,VBDは温度の上昇とともに大きくなり,これはSi-MOSFETと同じ挙動である.

第4図に,ドレイン電流 (I_d)の値が1 mAとなる V_{gs} の 値で定義される閾値(しきいち)電圧(V_{th})の温度依存 性を示す.室温では $V_{th}=2.3$ Vであった V_{th} は,150 では 1.8 Vまで小さくなっているが,高温でも筆者らのSiC-MOSFETはノーマリーオフを維持しており,安全動作が 可能であることがわかる.

第5図は,SiC-MOSFETの室温におけるオン状態でのDC 特性を示している.ドレイン電圧*V*_{ds}=1 V,*V*_{gs}=+20 Vの 条件下で,*I*_d=40 A以上が観測された.室温,*V*_{gs}=+20 V下 でのオン抵抗と規格化オン抵抗は,22 m,3.5 m cm² である.この規格化オン抵抗値は,**第2図**で示される縦型 プレーナSiC-MOSFET構造で>1 kV耐圧品としては,**第1 図**で示したように最小レベルを実現することができた.ま



第3図 絶縁破壊電圧の温度依存

Fig. 3 Temperature dependence of breakdown voltage of SiC-DIMOSFET



第4図 閾値の温度依存

Fig. 4 Temperature dependence of threshold voltage of SiC-DIMOSFET





たV_{gs}=20 Vでのゲート酸化膜の電界は2.56 MV/cmであり,

これは酸化膜の信頼性を考えた場合に必要とされる電界 強度3.0 MV/cmよりも,十分小さな値となっている. このように,SiC-MOSFETの規格化オン抵抗はSiデバイ

このように,SIC-MOSFETの焼格セオフれ抗はSIFパイ スの限界値よりも小さく,またSi-IGBTの値よりも小さく できることが実証された.

続いて**第6図**に,オン抵抗の温度依存性を示す.室温で は,22 m,3.5 m cm²であったオン抵抗,規格化オン 抵抗が,150 まで温度を上昇させることにより29 m, 4.6 m cm²まで増加する.このオン抵抗の温度依存性は, 標準的なSi-MOSFETで3倍程度上昇することに比べて十分 小さな増加量である.**第6図**に示されたオン抵抗の温度依 存性は,温度上昇に伴うMOSのチャネル抵抗の減少とド リフト抵抗の増加によって発生し,室温以下では負,室 温以上では正の値となっている. 特

集



第6図 オン抵抗の温度依存

Fig. 6 Temperature dependence of on resistance of SiC-DIMOSFET

2.5 スイッチング特性

スイッチング特性を確認するために,ゲート抵抗なし (*R*g=0)の状態で300V-20Aのテスト回路を用いて評価 を行った.非常に高速なスイッチング動作を示し,ター ンオン時の立ち上がり時間,ターンオフ時の立ち下り時 間とも10 ns以下で動作可能であることが確認された.こ のように高速スイッチング動作が可能であることから,キ ャリア周波数が100 kHzに及ぶパワーエレクトロニクス 回路でもスイッチング損失を大幅に低減することが可能 となる.

3. 家電用PEアプリケーションでの低損失駆動

3.1 家電用PEアプリケーション

家電製品のPEアプリケーションとして,コンバータや インバータが使われるのが一般的となり,近年キャリア 周波数の高速化が求められるようになってきた.

また,家庭用としても200 V以上の電圧が要求される 場合がある.このような高電圧を発生させるPFC回路 (Power-Factor-Correction circuit: 力率補正回路)には,通 常600 V以上の耐圧のスイッチングデバイスが要求され る.オン抵抗損失の小さいSi-IGBTはスイッチング速度が 遅くスイッチング損失が大きいため,30 kHz以上の高周 波駆動には向いていない.

このように,家電用PEアプリケーションにおいても, 高い耐圧をもち,高周波駆動が可能なスイッチングデバ イスとして,SiCパワーデバイス適用の要望が高まってい る.同時にPE回路としては,家庭内での他の電化製品の 誤動作の原因となるノイズを防止する電磁環境適合性 (EMC: ElectroMagnetic Compatibility)も必要となる.

3.2 PFC回路

第7図に,今回評価を行った家電用PEアプリケーション の市販のPFC回路の概略図を示す.SMPC回路ではAC 200 VからDC 330 Vへの変換をキャリア周波数65 kHzで行っ た.また,Si-MOSFETとSi-PNダイオードを用いた従来回 路の場合,ゲート抵抗(*R*_g)とゲート電圧(*V*_g)はそれ ぞれ,20,12 Vに設定されている.

筆者らのSiC-MOSFETの損失低減効果を確認するため, 第7図のPFC回路中のMOS部をSi-MOSFETからSiC-MOSFETに乗せ替えるとともに,最適なパフォーマンス を得るために, $R_{g} \geq V_{gs}$ をそれぞれ8.2 ,20 Vに変更し て評価を行った.

第1表に,動作条件と,2840 Wで動作させたときのSi-MOSFET,SiC-MOSFETの損失値を規格化して示す.Siか らSiCに変更することにより,オン抵抗は,室温で72% (80 m 22 m),150 では87%(220 m 29 m) 低減することができた.デバイスが動作中に加熱される ことを考えると,昇温中のオン抵抗が重要であり,オン 抵抗損失が1/7以下に抑制されることが確認できた.



第7図 家電用PEアプリケーションのPFC回路概略図

Fig. 7 Schematic drawing of PFC circuit for power-electronics applications of home appliances

第1表 スイッチングデバイスの動作条件と損失値

Table 1 Operation conditions and losses of conventional Si-MOSFET and SiC-MOSFET

		Si-MOSFET	SiC-M	OSFET		
		with Di-Diode	with Di-Diode	with SiC-SBD		
Input	voltage	200 V _{ac}	200 V _{ac}			
Outpu	t voltage	330 V _{dc}	330 V _{dc}			
Input	power	2840 W	2840 W			
0	RT	80 m	22 m			
Ron	150	220 m	29 m			
0)4/	Turn-on	50 ns	<10 ns			
Svv speed	Turn-off	50 ns	<10 ns			
	R _g	20	8.2			
١	/ _{gs}	12 V	20 V			
Pad	ckage	TO-3P	TO-220			
Total loss	(normalized)	1.00	0.40	0.33		
	Turn-on loss	0.22	0.18	0.11		
	Turn-off loss	0.47	0.18	0.18		
	R _{on} loss	0.31	0.04	0.04		

第8図に330 V対応PFC回路上でのターンオン,ターン オフ波形を示す.**第7図**に示したようにV_{ds}はドレイン電 圧,I_dはドレイン電流である.(a)がSi-MOSFETで,(b) がSiC-MOSFETの結果である.このPFC回路においてSiC-MOSFETのスイッチング速度はSi-MOSFETに比べて速く, スイッチング損失を低減することができた.ただし,ダ イオードに従来のSi-PNダイオードを用いたため,ターン オン波形で観察される逆回復時のサージ電流には,変化 が認められなかった.

SiC-MOSFETのスイッチング速度が速いため,**第8**図に 示すようにリンギング発振が観察されるが,EMCノイズ レベルは標準値以下に保たれていることを計測した.従 来のSi-MOSFETでのエネルギー損失を1.00とすると,SiC-MOSFETにすることにより0.40まで低減することができた (**第1表**参照).

また筆者らは, PFC回路のSi-PNダイオードの代わりに SiC-SBDを使用しての損失低減検討も行った.**第8図**(b) のターンオンのリカバリーサージは抑制され,0.07相当の リカバリー損失がSi-PNダイオードに比べて改善し,ター ンオンのスイッチング損失がさらに改善された.

以上のように,SiC-MOSFETとSiC-SBDを搭載した家電 用PEアプリケーションのPFC回路では,スイッチング素 子の損失を0.33まで低減することができた.さらに,Siダ イオードをSiC-SBDに変えたことによる損失低減もあり全 体として実に1/3以下にまで損失を低減することができる ことを確認した.



第8図 PFC回路のターンオン,ターンオフ波形



3.3 インバータ回路

第9図に,家電用PEアプリケーションのインバータ回路の概略図を示す.Si-IGBTとSi-PNダイオードを用いた,キャリア周波数30kHzの市販のインバータ回路である. 5600pFのスナバキャパシタがSi-IGBTに並列に備え付けられている.また,ターンオンのために54,ターンオフのために7.8の R_g が取り付けられている. V_{gs} は18 Vである.また,図中Si-IGBTの場合は, V_c はコレクタ電圧, I_{ce} はコレクタ電流,SiC-MOSFETの場合は, V_{ds} がドレイン電圧, I_d がドレイン電流である.



第9図 家電用PEアプリケーションのインバータ回路概略図 Fig. 9 Schematic drawing of inverter circuit for power-electronics applications of home appliances

従来のSi-IGBTをSiC-MOSFETに変更し,評価を行った. 第10図に,入力電圧330 V,入力電力2560 W,キャリア 周波数30 kHzのときのターンオフ波形を示す.(a)がSi-IGBT,(b)がSiC-MOSFETの結果である.大きなスイッ チング損失の原因となるテール電流が,(a)のSi-IGBTで は観察され,(b)のSiC-MOSFETでは観察されていない. 従来のSi-IGBT 1素子におけるトータルの損失を1.00と



第10図 インバータ回路のターンオフ波形

Fig. 10 Turn-off waveforms of (a) conventional Si-IGBT, and (b) our SiC-MOSFET, on inverter circuit

特集

1

Masahiko Niwayama

規格化すると, Si-IGBT 1素子におけるスイッチング損失 とオン抵抗損失はほぼ同等の寄与分であり, 0.49, 0.51と なっている.これをSiC-MOSFETに置き換えることにより スイッチング損失は0.14とSi-IGBTのスイッチング損失に 比べて1/3以下まで劇的に低減した.オン抵抗損失も0.51 から0.31に低減したので,合計の損失は0.43となり,Si-IGBTに比べて1/2以下にまで損失を低減することが可能と なった.

このように,家電用PEアプリケーションのインバータ では,従来のSi-IGBTをSiC-MOSFETに変更することによ り, 大幅にスイッチング損失を低減することができるよ うになる.

4. まとめ

セルフアライン二重注入MOSプロセスを用いて,SiCの 縦型MOSFETを作成した.ゲート電圧20 Vでオン抵抗/ 規格化オン抵抗は,室温で22 m / 3.5 m cm², 150 で29 m / 4.6 m cm²となった.スイッチング速度は極 めて速く,ターンオン,ターンオフとも10 ns以下で動作 可能である.

家電用PEアプリケーションのPFC回路を用いて,SiC-MOSFETの損失低減効果を確認した.Si-MOSFETに比べ て,実に1/3以下でまで抑制することができた.

同様にインバータ回路に搭載しても,スイッチング損 失,オン抵抗損失を低減させることができ,Si-IGBTから SiC-MOSFETに変更することにより,スイッチングデバイ スにおける損失を1/2以下にまで低減できることがわかっ た.

今後は,1200 V超級での高耐圧分野で,自動車用途な どへの新応用展開を目指す.

参考文献

- [1] Kitabatake et al., " Normally-off 1400V/30A 4H-SiC DACFET and its application to DC-DC converter," Materials Science Forum, vols.600-603, pp.913-918, 2009.
- [2] D. Peters et al., "SiC power MOSFETs Status, trends and challenges, "Materials Science Forum, vols.527-529, p.1255, 2006.
- [3] M. Kitabatake et. al., "SiC-DACFET, "Microelectronic Engineering, 83 p.135, 2006.

著者紹介





風間 俊 Shun Kazama 先行デバイス開発センター Advanced Devices Development Center



Chiaki Kudo 工藤千秋 先行デバイス開発センター Advanced Devices Development Center



Makoto Kitabatake 北畠 真 先行デバイス開発センター Advanced Devices Development Center 工学博士