《論 文》

論 16--5

有限要素法によるダブルゲート GTO の スイッチング特性解析[†]

杉 本 健 二*·坂 田 博**·磯 村 滋 宏**

ABSTRACT Recent development in power semiconductor devices has made remarkable advances in power electronics. Among them, the gate turn-off thyristor (GTO) is one of the most important devices. And the double gate GTO has been proposed newly to realize low turn-off switching loss. Now, the computer simulation for the device is necessary to predict its characteristics. In this study, we use the finite element method and simulate switching characteristics in order to discuss the effects of double gate structure. The relations between storage time and timing of second gate pulse, second gate current, and the trade-off between on-state voltage and turn-off time were discussed.

1. まえがき

近年のパワーエレクトロニクスの普及,進展には著 しいものがあり,電力用半導体デバイスの大容量化・ 高性能化が急速に進んでいる.中でも,ゲートターン オフ・サイリスタ (GTO)は,高耐圧・大電流を制 御できる自己消弧型デバイス^{注1)}として知られ,産業 用のインバータ,電鉄用のチョッパ,及び新エネルギ 源の電力変換装置にも適用されはじめている^{1)~3)}.

GTOは、基本的にはサイリスタと同様のpnpnの 4層構造からなるため、比較的容易に高耐圧化でき る.しかし、耐圧確保のためには、nベース層の厚さ を増加させる必要があり、これに伴うオン電圧の上昇 とターンオフ損失の増大が問題となる.これを解決す る手段として、アノード短絡^{注2)}構造によるターンオ フの高速化、n⁺バッファ層による薄層化などが考案 され、優れたスイッチング特性が得られているが、な お一層のスイッチング特性の向上が求められている.

今,GTOのターンオフ損失を大幅に減少させる方法 として,従来の1ゲート構造(ここではシングルゲー ト構造と呼ぶ)に対し,2つのゲート構造を有するダ ブルゲート構造が提案されている^{4)~6)}.このような, 新型デバイスの特性予測,最適設計にはデバイスシミ

Switching Caracteristics Analysis of Double Gate GTO using FEM. By *Kenji Sugimoto* (Shikoku Research Institute Inc.), *Hiroshi Sakata* and *Shigehiro Isomura* (Ehime University). *㈱四国総合研究所エネルギー研究部

Ţ

ュレーションによる開発の効率化が望まれる.

半導体の基本方程式から半導体の内部現象を数値計 算により解析する方法として,差分法と有限要素法が 用いられている.GTOに関しては,一次元及び二次 元モデルに差分法を用いて解析が行われている例が多 いが^{7),8)},著者らは,収束性に優る有限要素法を用い た解析を行っている^{9),10)}.

そこで今回,ダブルゲート GTO の一次元モデルを 対象に,有限要素法を用いたスイッチング特性解析を 行い,デバイスの内部現象の解析,物理パラメータの 影響などについて検討した¹¹⁾.なお,実際のデバイス と対応させる場合には二次元以上のモデルの数値解析 が望ましいが,まず短い計算時間で特性の傾向を知る ことが望ましいとする観点から,本研究では一次元モ デルを扱った^{注3)}.

2. 解析方法

2.1 基本方程式

- 38 -----

一般に、半導体中における基本方程式として、Poissonの方程式、正孔および電子に関する電流連続の式

- 注1) 自己消弧型デバイス:ゲートパルスによりターンオンのみならずターンオフも可能なデバイス,GTO, MOSFET,IGBT など.
- 注2) アノード短絡構造:アノード側のpエミッタ層を部 分的に短絡し,nベース層の過剰電子を直接引き出 し,ターンオフを促進する構造.
- 注3) この原稿は、1995年3月第16回計算電気電子シンポ ジウムにおいて発表した内容をもとに、質疑討論を反 映させまとめ直したものである.

^{**}愛媛大学工学部電気電子工学科

^{†1996}年6月14日受付 1997年2月28日再受付

表1 記号の定義

	Na:アクセプタ密度
p : 正孔密度	ND:ドナー密度
<i>n</i> :電子密度	R : キャリア再結合速度
n1:真性キャリア密度	E : 電界
q : 電気素量	<i>J_p</i> , <i>J_n</i> : 電流密度
ε : 誘電率	<i>Dp</i> , <i>Dn</i> : 拡散係数
k :ボルツマン定数	ζμρμη:キャリア移動度
T : 絶 対 温 度	Tp Tn:キャリアライフタイム

が知られている.

div
$$(\varepsilon \operatorname{grad} \psi) = -q(p-n+N_D-N_A)$$
 (1)

$$q \frac{\partial p}{\partial t} = -\operatorname{div} J_{\rho} - qR \tag{2}$$

$$q\frac{\partial n}{\partial t} = \operatorname{div} J_n - qR \tag{3}$$

ここで,正孔及び電子電流密度*J_p,J_n*は,ドリフト・ 拡散モデルを適用すると,電界*E*の式とともに

$$J_{p} = q(p\mu_{p}E - D_{p} \operatorname{grad} p) \qquad (4)$$

$$J_n = q(n\mu_n \mathbf{E} + D_n \operatorname{grad} n) \tag{5}$$

 $\boldsymbol{E} = -\operatorname{grad} \boldsymbol{\psi} \tag{6}$

のように表すことができる.なお、本稿で用いた記号の定義を表1に示す.

2.2 物理パラメータのモデル

式(2),(3)中の再結合速度 R は, SRH (*Shockley-Read-Hall*)型の再結合過程のみを考慮し,

$$R = \frac{pn - n_I^2}{\tau_p(n + n_I) + \tau_n(p + n_I)}$$
(7)

のように表す. ライフタイム τ は不純物密度への依存 を考慮した Selberherr らの公式を用い,

$$\tau = \frac{\tau_{ref}}{1 + \frac{N_D + N_A}{N_{ref}}} \tag{(8)}$$

が、正孔および電子に関するライフタイム τ_{μ} 、 τ_{n} に対 してそれぞれ成立するものと考える.ここで、 N_{ref} は 定数であり、nベース層のキャリアライフタイムであ る τ_{ref} はパラメータとして用いる.(4),(5)式の移 動度 μ と拡散係数 Dは、Boltzmann 統計のもとで Einstein の関係式が成り立ち、

$$\frac{D}{\mu} = \frac{kT}{q} \tag{9}$$

によって結びつけられる.移動度µは, Caucheyらの 公式から,不純物密度の依存性のみを考慮し,

$$\mu = \mu_a + \frac{\mu_b}{1 + \left[\frac{N_D + N_A}{N_{ref}}\right]^{\alpha}}$$
(10)

平成9年6月

と表す.ここで、 μ_{ω} μ_{b} α は定数である.

2.3 デバイスモデル

デバイスの特性を規定する不純物密度は、アノード 短絡型 GTO (定格90A/1200V) を参考に、図1に示 すような Gauss 分布によって与える.ここで、2つの ゲート電極は、 p_B 層の接合 J_1 寄り、および n_B 層の接 合 J_3 寄りにそれぞれ配置する.

ダブルゲート GTO の動作回路は, 図2に示す通り, 2 つのゲートドライブとスナバ回路および誘導性負荷 から構成されるものとする.ここで, ターンオン時に は第1ゲートドライブのみを, ターンオフ時には第1 ゲートおよび第2ゲートドライブを動作させる.な



図1 GTO の不純物密度分布



図2 ダブルゲートGTOの動作回路

- 39 -----

表2 回路条件

主		Ø		路	E : 400¥,	$R:40\Omega$,	L : 1.0µH
	+	バ	۵	路	Cr : 20pF,	<i>Rs</i> : 30Ω,	<i>R_D</i> : 10 Ω
ゲ	_	۲	D	路	Eon : 3.0V,	E014 : 3.0V,	E024 : 2.0V

お、図2中の添字 t, q はそれぞれターンオン、ターン オフを示しており、また、ターンオフ時のゲート電流 i_{GI}, i_{G2} は、実際には図中の矢印に対し逆の方向に流 れる.

この動作回路から得られる外部回路方程式は

$$V_{AK} = E - Ri - L \frac{di}{dt} \tag{11}$$

$$V_{AK} = V_S + R_{eff} is = V_S + R_{eff} C_S \frac{dV_S}{dt}$$
(12)

 $i + i_{G2} = i_A + i_S$ (13) $i_{G1} = (E_{G1} - V_{G1K})g_{G1}$ (14)

$$i_{C2} = (E_{C2} - V_{AC2})g_{C2}$$
(15)

である.ここで、 V_{AK} 、 V_{G1K} 、 V_{AC2} は各電極間の電位差 を示し、 R_{eff} はダイオード D_S のバイアス状態により、

- 1) ダイオード D_s が逆バイアスの時: $R_{eff} = R_s$
- 2) ダイオード D_S が順バイアスの時: $R_{eff} = R_S R_D / R_S + R_D$

とする.本解析で用いた回路条件を表2に示す.

2.4 計算方法

内部電位 ψ , 正孔密度 p 及び電子密度 n に関する基本方程式(1),(2)及び(3)を解くために,まず,有限要素法による離散化を行う.また,補助式(4),(5) について Shcharfetter-Gummel の差分スキームを,(2), (3)の時間微分項については Crank-Nicolson 法を,それぞれ適用する.さらに,導出された離散化方程式は非線形性を有するため,Newton-Raphson 法によって線形化を施し,主回路方程式(11),スナバ回路方程式(12)とともに,一括して解く.

一方, ゲート回路条件としては, 電極付近のデバイ ス中に流れる電流に, ゲート電極から注入される電流 を加えることで表現する. すなわち, 第1 ゲート付近 の正孔電流連続式に式(14)の i_{Cl} に相当する電流密度 を, 第2 ゲート付近の電子電流連続式に式(15)の i_{C2} に相当する電流密度を, それぞれ加える. なお, 離散 化式の導出方法, 境界条件の取り扱い等の詳細につい ては, 文献 9)ですでに詳しく述べたので, ここでは 要点のみとした.

本解析における計算フローチャートを図3に示す. 初期条件は、図1の不純物密度分布から熱平衡計算に



よって求め、反復計算により収束解を得る.次に回路 条件を考慮した上で、各タイムステップ毎の過渡現象 を反復計算により収束解として求める.

回路条件としては,熱平衡状態から主回路電圧 E を徐々に増すことによりGTOのオフ状態を求め,次 にゲート回路条件によりターンオンおよびターンオフ を行い,そのスイッチング特性を解析する.

3. 解析結果および検討

3.1 ターンオフ特性

第2ゲート電流を第1ゲートに先行して流すことに より、ターンオフ特性に著しい効果がみられた解析例 を図4に示す.図4(a)は第2ゲートを使用しない従 来型GTO(以下,シングルゲートという)の解析結 果,また、同図(b)はダブルゲートGTO(以下,ダ ブルゲートという)の解析結果であり、第1ゲートに





対し第2ゲートパルスを2 μ s 先行させ, nベース層の ライフタイム τ_{ref} を5.0 μ s として計算した. ターンオ フ現象における重要なパラメータの一つである蓄積時 間 t_i を,第1ゲートターンオフ電流 i_{Glq} が流れはじめ てから主回路電流iがそのピーク値の90%に下降する までの時間と定義すると,同図の解析結果から得られ る蓄積時間 t_i は,シングルゲートの2.8 μ s に対し,ダ ブルゲートは1.7 μ s と減少した.

次に、シングルゲートとダブルゲートのターンオフ における、内部電位 ψ 、正孔密度 p および電子密度 nのデバイス内部の分布状態の過渡的変化を図5に比較 して示す. 同図では比較しやすいよう τ_{rg} =4.0 μ s の 解析結果を示しており、第1ゲート電流の流れはじめ から0.0, 0.5, 1.0, 1.5, 2.0 μ s 後の分布状態である. 図 5 より、正孔・電子の両キャリア密度の変化に注目す ると、シングルゲートでは接合 J₂ 付近のみから減少 しているのに対し、ダブルゲートでは接合 J₃ 付近か らも減少しており、接合 J₂ の両側に空乏層領域がよ り広範囲に広がることが確かめられた.

図6に示すとおり,ダブルゲートGTOはnpn, pnp型の2つのトランジスタを組み合わせたものと考 えることができる.蓄積期間においては,互いに飽和

- 41 --

しているトランジスタのそれぞれのベース電極から過 剰キャリアを引き抜く.また, $i_A - i_{Glq} \approx 0$ となるテー ル期間においては、シングルゲートでは主に再結合で 残留キャリアを消滅させるのに対し、ダブルゲートで は第2ゲート電極からも残留キャリアを排除すること ができる.

次に、第1ゲート電流を一定とし、第2ゲートの印 加時刻と蓄積時間 t_i との関係を図7に示す.ここで、 Δt_G は両ゲートパルス印加時間の差を示し、第2ゲー トを先行させる場合を正とした.図7より Δt_G と t_i に 直線関係がみられるが、これは、第2ゲートから引き 抜かれる過剰キャリアは第2ゲート電流の積分値 $\int i_{G2q} dt$ に相当すると考えることで説明できる.この 傾向は、文献 4)の試作デバイスで測定した実験値の 傾向とも符合する.

一方,図8に示す,第2ゲート電流値 i_{G2q} と蓄積時間 t_s との関係には曲線関係がみられた.なお,ここで i_{G2q}=0のデータはシングルゲートの場合に相当する.

3.2 ライフタイムの影響

デバイスの特性を左右するキャリアライフタイム の,スイッチング特性への影響について検討する.ま ず,図9にライフタイムに対するターンオン時間なお よび蓄積時間 t.の関係を示す.ここで、ダブルゲート の第2ゲート電流は i_{G2a} =3A, タイミング Δt_G =2.0 μsとし、ターンオン時間 t_iはゲートパルスを印加し てから VAK のピーク値から10%に到るまでの時間と した. 図9により、ライフタイムを小さくすることで ターンオフ特性を有利にできるが、 ターンオン特性は 不利になることが示される.シングルゲートはターン オフ時間に対するライフタイムの依存性が比較的大き い. シングルゲートでは n ベース層中の過剰キャリ アを主に再結合によって消滅させる必要があり、ライ フタイムが大きいとターンオフできない場合もある. 一方、ダブルゲートでは、予め第2ゲートから過剰キ ャリアを排除することにより, ターンオフ特性を向上 させ得る.

次に、ターンオフ損失の計算結果を図10に示す. 図 中では、種々のライフタイムにつき、シングルゲート とダブルゲートが比較されている.ここでターンオフ 損失 W_q は、ターンオフ期間(テール期間を除く)に おける主回路損失 W_{Aq} 、スナバ回路損失 W_{Sq} および 2 つのゲート回路損失 W_{G1q} , W_{G2q} の和から求めた. 主 回路損失 W_{Aq} は、何れも全体のターンオフ損失の 95~98%を占めるため、ターンオフ時間の短いダブル ゲートは低損失となる. なお、シングルゲートにおい

平成9年6月



図5 ターンオフにおける内部電位,正孔密度,電子密度分布,および応答波形

- 42 -----



図6 ダブルゲート GTO の等価回路







図8 第2ゲート電流と蓄積時間の関係



図9 ライフタイムとターンオン時間,蓄積時間の関係



図10 ライフタイムとターンオフ損失の関係

てライフタイムを5.5 μs 以上に設定すると, このゲート回路条件ではターンオフ時間が長すぎるため図にはあらわれていない.

最後に、ライフタイムを変化させて得られたオン電 Eと蓄積時間の関係を図11に示す. 同図から両者はト レードオフの関係にあることがわかる. 従来のシング ルゲート GTO は、ターンオフ特性を高めるため、オ ン電圧が許容できる範囲で高めの値になるように設計



図11 オン電圧と蓄積時間のトレードオフ関係

されている. 同図に示されるようにダブルゲート GTO はオン電圧を著しく高めることなくターンオフ 特性を向上させ得ることが予想される.

4. 結 論

本論文では、ダブルゲート GTO の一次元モデルに 有限要素法を適用して、外部回路を含めたデバイスシ ミュレーションを実施し、主としてシングルゲート GTO との差異について検討した。今回の解析により 得られた主な結果は、以下の通りである。

- (1) デバイスの内部解析により、シングルゲートとダ ブルゲート GTO の過剰キャリア密度の時間的変化 を明らかにした、すなわち、ターンオフにおいてダ ブルゲートでは、第2ゲートにより過剰キャリアの 排除が速やかに行われる。
- (2) 第2ゲート電流を第1ゲートに先行させ、過剰キャリアの一部を予め排出しておくことにより、ターンオフ時間を短縮させ得る.また、ターンオフ時間には、第2ゲートパルス印加のタイミングと直線関係がみられ、第2ゲート電流の大きさにも強く依存する.
- (3) ターンオフ期間における回路損失を計算し、ダブ ルゲート GTO のスイッチング損失の低いことを示 した.また、オン電圧とターンオフ特性のトレード オフ関係を検討し、ダブルゲート GTO はオン電圧 を著しく高めないまま、ターンオフ特性を向上させ 得ることを示した.

これらは, 試作デバイスによる実験結果^{4),5)}の傾向 とほぼ符合する解析結果であり, 一次元解析でも定性 的な特性評価は十分可能と考えている. 今後, 二次元 解析への拡張により, より実際のデバイス設計に即し た解析を行うことを検討している.

なお、本研究に際し、ご支援ご討論を頂いた、東京

- 43 ---

平成9年6月

大学 正田英介教授,日立製作所日立研究所 八尾 勉 氏,四国総合研究所 山本博隆氏に謝意を表する.ま た,本研究に卒業研究として尽力された宮本宏彰氏 (現,帝人精機株式会社),大西敬郎氏(現,住友共同 電力株式会社)に感謝する.最後に数値計算には,愛 媛大学情報処理センター FACOM M1600/6を使用し たことを付記する.

参考文献

- 1) 八尾,内田:パワー半導体デバイスの進展,電気学会 論文誌 B, 112,6 (1992)
- 2) 中島:高周波スイッチング素子の電力への適用,電気 学会論文誌 B, 113, 601 (1993)
- 3) 阿部:燃料電池ブラント用大容量インバータの開発と 実績,電気学会論文誌 B, 113, 193 (1993)
- ・滝上,亀井,小倉,熱田,中川:6000Vダブルゲート GTOの特性,電気学会半導体電力変換研究会資料, SPC-88-56,85 (1988)
- 5) T. Ogura, A. Nakagawa, M. Atsuta, Y. Kamei & K.

Takigami: High Frequency 6000V Double Gate GTOs Buried Gate Structure, Proc. of 2nd International Power Electronics Conf. Tokyo, 1101 (1990)

- J. Arnould & D. Lafore: Low Switching Loss Four Electrode GTO Thyristor, Proc. of European Power Electronics conf.-Brighton, 278 (1993)
- 小坂,高田,八田,桜田,橋本:2次元過渡シミュレー タ STAP2-BM によるパワーデバイス特性解析,電気学 会半導体電力変換研究会資料,SPC-91-59,53 (1991)
- E. Masada, M. Tamura, T. Nakajima: Simulation of Switching Processes in Turn-off Thyristors, IEEE Power Electronics Specialist Conf. Records, 1, c-4 (1988)
- 9) 坂田,宮本,杉本,菊池,磯村,正田:有限要素法に よるスナバ回路を含むGTOのスイッチング特性解析, 電気学会論文誌 D, 113,728 (1993)
- 坂田, 杉本, 菊池, 磯村, 正田: 有限要素法によるア ノード短絡型 GTO サイリスタの2次元数値解析, シミ ュレーション, 12-8, 163 (1993)
- 中西,坂田,杉本,磯村:有限要素法によるGTO スイ ッチングのシミュレーション,電気学会半導体電力変 換研究会資料,SPC-94-10.95 (1994)

—— 44 ——