

キャパシタンス法による半導性セラミックス粒界の研究

津 田 孝 一・向 江 和 郎

(株)富士電機総合研究所 〒240-01 横須賀市長坂 2-2-1

(1992年2月13日受理)

Characterization of Grain Boundaries in Semiconducting Ceramics Using Capacitance Methods

Koichi TSUDA and Kazuo MUKAE

Fuji Electric Corporate Research & Development, Ltd.
2-2-1, Nagasaka, Yokosuka, 240-01

(Received February 13, 1992)

通常、セラミックス粒界の研究手段として、電子顕微鏡、オージェ電子分光などの機器分析装置が用いられる。これらの装置により、最近では粒界近傍の格子像が見られるようになってきた。しかし、ZnO バリストアのような半導性セラミックスでは、非常に微量な元素や欠陥が形成する電気的障壁により特性が決定されるため、機器分析だけでは得られる情報は不十分である。

このような観点から、最近、キャパシタンスの過渡変化から粒界の情報が得られる DLTS 法、ICTS 法などのキャパシタンス法が注目されている。ここでは、ZnO バリストアを中心に、キャパシタンス法の原理、測定法および最近の展開について解説する。

1. はじめに

従来、セラミックス粒界の評価というと、今まで電子顕微鏡による粒界近傍の微細構造の観察をさしていった。最近では、高分解能透過形電子顕微鏡 (HR-TEM) やオージェ電子分光法 (AES) によって、粒界近傍の格子像や元素分布が詳しく調べられるようになってきた。

しかし、表 1 に示すような半導性セラミックス粒界の電気的性質を利用した材料は、その電気的特性が非常に微量の元素や欠陥によって形成される電気的障壁によるため、機器分析で得られる粒界の結晶構造や組成の情報

だけでは不十分である。このため、別の観点から粒界を研究する手段が必要となってきた。

Ge, Si などの半導体単結晶では、電極/半導体接合面にできるキャパシタンスが印加電圧によって変化することが知られており、この性質を利用して接合の物性を調べることが古くから行われてきた。その代表的なものが C-V (キャパシタンス-電圧) 法である。その後、キャパシタンスの過渡応答から接合部の物性を調べる C-t (キャパシタンス-時間) 法が提案された。これがキャパシタンス法と呼ばれる DLTS (Deep Level Transient Spectroscopy) 法¹⁾や、ICTS (Isothermal Capacitance Transient Spectroscopy) 法²⁾へと発展し、MOS-FET, レーザーダイオード, a-Si 太陽電池など広範なデバイス接合の評価に適用されている。

一方、セラミックス粒界の研究にキャパシタンスを用いたのは比較的新しく、筆者の知るかぎりでは、PTC サーミスタの粒界研究に C-V 法を適用した桑原, 柳田の報告³⁾が最も古いものである。その後発表された変形 C-V 法⁴⁾は、セラミックス粒界を定量的に取り扱える形にしたもので、現在でもドナー密度の評価に広く用いら

表 1 半導性セラミックスにおける粒界利用

品 名	主 材 料	半導体の種類
ZnO バリストア	ZnO	n 形
SrTiO ₃ バリストア	SrTiO ₃	n 形
PTC サーミスタ	BaTiO ₃	n 形
粒界層形コンデンサ	SrTiO ₃ BaTiO ₃	n 形
高熱伝導・高絶縁性 SiC 基板	SiC : Be	n 形

れている。キャパシタンス法に関しては、DLTS 法を ZnO バリスタに適用し、粒内準位を研究した正畠ら⁵、仁田山ら⁶の報告が最初である。その後、ゼロバイアス DLTS 法⁷により界面準位の評価が可能となった。また、ICTS 法も ZnO バリスタへ適用された^{8,9)}のをきっかけとして、さまざまな材料でこれを用いた研究が始まつた。

本稿ではキャパシタンス法 (DLTS 法、ICTS 法)について、ZnO バリスタを中心として、原理、測定法および最近の展開について述べる。

2. 半導性セラミックス粒界の電子構造とキャパシタンス

2.1 粒界の電子構造

半導性セラミックス粒界の電子構造は粒界に絶縁体からなる析出層が存在するかどうかにより、二つのモデルを考えられる。

ZnO バリスタの研究初期には、粒界に絶縁性析出層が存在するモデルが提案され、これに基づく電導機構も析出層を介した空間電荷制限電流モデルやトンネルモデルが議論された。その後、HR-TEM や AES によって粒界析出層と呼べるような粒界第二層は存在しないことが確認され、現在では図 1 に示すような二重ショットキー障壁モデルが定説になっている。このモデルは ZnO バリスタだけではなく、PTC サーミスター、SiC: Be セラミックスでも支持されている。SrTiO₃ バリスタや BL コンデンサでは粒界析出層の有無については、まだ結論が出ていないように見受けられる。

表 1 で示した材料はすべて n 形半導体であり、また多くの材料に図 1 に示す単純なモデルが適用できるので、




図 1 粒界近傍の電子構造 (電圧印加時)

以下の説明は n 形半導体で単純二重ショットキーモデルについて行う。

二重ショットキーボークは粒界に存在する界面準位と粒内に存在するイオン化した浅い準位 (ドナー) によって形成される。図 1 では、これらのほかに粒内に存在する深い準位も示してあるが、これについては後述する。

粒界から離れた粒内では、イオン化したドナーの正電荷と、ドナーから放出された電子の負電荷によって電気的中性が保たれており、伝導帯はフラットである。これに対して、粒界にアクセプタ形の界面準位があると、正面に帶電したドナーの影響が現れ、このため電気的障壁が形成される。これは、界面準位のフェルミ準位と粒内のフェルミ準位を一致させるために粒内の電子をとらえた界面準位が、粒内に電子の存在しない領域を形成するためである。電子の存在しない領域は空乏層と呼ばれ、絶縁性の性質を示す。

2.2 キャパシタンスと界面準位

電圧 V を印加したときの順方向側の空乏層幅を W_F 、逆方向側の空乏層幅を W_R とすると、図 1 のような二重ショットキーボークが作るキャパシタンスは次式で表わされる。

$$C(V) = \frac{\epsilon s A}{W_F + W_R} \quad (1)$$

ここで、 ϵs は結晶粒の誘電率、 A は接合面積である。

界面準位にとらえられた電荷 Q_{IS} は電荷中性の原理に従って、空乏層幅とドナー密度 N_D によって決まり次式で与えられる。

$$Q_{IS}(V) = qA \int_{W_F}^{W_R} N_D dW = qAN_D(W_R - W_F) \quad (2)$$

(1)、(2)式から、キャパシタンスと界面準位にとらえられている電荷量との関係式(3)が得られる。

$$Q_{IS}(V) = A^2 \epsilon s N_D \frac{1}{C(V)} \quad (3)$$

2.3 キャパシタンスの過渡変化と界面準位

以上の議論は界面準位にとらえられている電荷の時間変化にも適用できる。

界面準位の電荷の過渡変化は、二つの場合に分けられる。一つはとらえられていた電子が界面準位から放出される場合 (放出過程) で、もう一つは電子が界面準位にとらえられる場合 (捕獲過程) である。

図 2 に示すように、電圧が印加されていない場合を定常状態として、これにパルス状の電圧 V を加え定常状態を乱した後、再び定常状態へ戻る電子の放出過程を考える。定常状態で界面準位にとらえられている電荷量、キャパシタンスを $Q_{IS}(\infty)$ 、 $C(\infty)$ 、過渡状態の電荷量、




図 2 粒界での電子の動き

a. 定常状態, b. パルス電圧印加時, c. 過渡状態

キャパシタンスを $Q_{IS}(t)$, $C(t)$ とすると, (3)式の関係から

$$f(t) = \left(\frac{1}{C(t)} - \frac{1}{C(\infty)} \right) = \frac{Q_{IS}(t) - Q_{IS}(\infty)}{A^2 \varepsilon s N_D} \quad (4)$$

が得られる¹⁰。さらに, 界面単位電荷の変化量は(5)式で与えられる¹¹。

$$\begin{aligned} & Q_{IS}(t) - Q_{IS}(\infty) \\ &= qA \int_{E_V}^{E_C} N_{IS}(E) p(E) \exp[-e_n(E)t] dE \quad (5) \end{aligned}$$

ここで, $N_{IS}(E)$ はエネルギー E における界面単位密度, $p(E)$ は界面単位にある電子の応答率, $e_n(E)$ はエネルギー E における電子の放出速度で,

$$e_n(E) = N_c \sigma_n(E) v_{th} g^{-1} \cdot \exp\left(\frac{E-E_c}{kT}\right)$$

$$= T^2 \sigma_n(E) B \cdot \exp\left(\frac{E-E_c}{kT}\right) \quad (6)$$

で与えられる¹²。ここで, N_c は伝導帯の有効状態密度, $\sigma_n(E)$ はエネルギー E における電子の捕獲断面積, v_{th} は電子の熱速度, k はボルツマン定数, T は温度, \hbar はプランク定数, m_e^* は電子の有効質量, g は縮退度, $B = 4\sqrt{6}\pi^{3/2}k^2h^{-3}m_e^*g^{-1}$ である。

図 2 とは逆の捕獲過程では, e_n の代わりに捕獲係数が用いられる。

以上から界面単位の諸因子とキャパシタンスの関係がわかる。

3. キャパシタンス法の原理と測定法

3.1 DLTS 法の原理と測定法

$$f(t) = f_0 \exp(-e_n t) \quad (7)$$

で記述できるような速度 e_n で時間変化をする現象に対して, DLTS シグナルは,

$$D(t_1, t_2) = f(t_1) - f(t_2) \quad (8)$$

で定義される。この関数は,

$$e_{n,\max} = (t_1 - t_2) / \ln(t_1/t_2)$$

で極値をもつ。

DLTS 法は D. V. Lang によって主に化合物半導体結晶中の深い単位 (バルクトラップ) を評価するために考案された方法である。ドナー密度に比べバルクトラップ密度が非常に少ない場合には、バルクトラップと伝導帯間の電子の移動はキャパシタンスに比例するため, Lang は DLTS シグナルを

$$D(t_1, t_2) = C(t_1) - C(t_2) \quad (9)$$

と定義した¹³。

界面単位の場合には, $Q_{IS}(t) - Q_{IS}(\infty)$ が(7)式を満足するので, 試験関数には(4)式が用いられる。しかし, $[C(0) - C(\infty)]/C(\infty) \ll 1$ が成り立つ場合には, (10)式のように Lang の定義が使える。

$$\left(\frac{1}{C(t_1)} - \frac{1}{C(t_2)} \right) \doteq -\frac{1}{C^2(\infty)} [C(t_1) - C(t_2)] \quad (10)$$

この仮定が成立しない場合には, 直接に(9)式に従うのではなく, (4)式に基づいた DLTS 測定が必要である。

測定は高速のキャパシタンス計を用い, 平衡状態と過渡状態を 1 秒間に数十回以上繰返し, その信号を平均化しデータをプロットしながらゆっくりと試料温度を掃引する。このとき, 界面単位に対応して, ある温度 T_{\max} で DLTS シグナルは極値をもつ。 $e_{n,\max}/T_{\max}^2$ と T_{\max} とをアレニウスプロットすることにより, 界面準




図3 DLTS 装置の構成




図4 DLTS 装置の外観

位深さ、捕獲断面積が求められる。また、DLTS スペクトルの形から界面準位の分布などがわかる。図3に筆者らの測定システムのブロックダイヤグラム、図4に装置の外観を示す。

3.2 ICTS 法の原理と測定法

(7)式で与えられる現象に対して、ICTS シグナルはつきの式で定義される²⁾。

$$S(t) \equiv t \frac{df(t)}{dt} = \frac{df(t)}{d \ln t} \quad (11)$$

(4)式を試験関数とし、(5)式を代入すると、

$$S(t) = \frac{-1}{A \varepsilon s N_D} \int_{EV}^{Ec} N_{IS}(E) p(E) \times e_n(E) t \cdot \exp[-e_n(E)t] dE \quad (12)$$

となる^{11,13)}。 $S(t)$ は $e_n(E_m)t=1$ のときにピーク値をもつので、

$$N_{IS}(E) = N_{IS}(E_m) \exp[\gamma(E_m)(E-E_m)] \quad (13)$$

$$\gamma(E) = \frac{1}{N_{IS}(E)} \cdot \frac{dN_{IS}(E)}{dE} \quad (14)$$

と近似し、E. Yamaguchi の手法¹⁴⁾を用いると(12)式は、次式となる。

$$S_{\max} = \frac{-kT N_{IS}(E_m)}{A \varepsilon s N_D} \cdot p(E_m) \quad (15)$$

測定は、DLTS と異なり一定温度下で $C(t)-t$ 測定を行い、(11)式にしたがってデータ処理を行う。これから得られた $e_n(E_m)/T^2$ と T をアレニウスプロットし、界面準位深さ、捕獲断面積などを求める。

界面準位からの電子放出は比較的ゆっくりしているので、低速のキャパシタンス計で測定した例が多いが、ICTS 法では信号処理に微分を行うので、できるだけ短い時間間隔で、多くのデータを取り込み、これを平均化処理をしたほうがノイズが少なくなる。このためには、やはり DLTS 測定と同様に高速のキャパシタンス計を使用するほうが望ましい。筆者らのシステムでは DLTS 用の高速キャパシタンス計と 10 ビットの高速メモリーを用いている。また、微分処理は Δt 一定で微分した後、 t を掛けるよりも、 $\Delta \ln t$ 一定で微分したほうがよりノイズが少なくなる。

なお、DLTS 法、ICTS 法では、界面準位だけでなく粒内準位（バルクトラップ）も評価することができる。粒内準位の評価については多くの文献があるのでそれらを参照していただきたい^{1,2,5,6,7,11)}。

4. キャパシタンス法による最近の界面準位の研究

キャパシタンス法の半導性セラミックス粒界研究への適用は、ZnO バリスタにおいて始まり、現在でも ZnO バリスタ以外の発表はそれほど多くない。ここでは主に ZnO バリスタにおける研究について述べ、SrTiO₃ バリスタなどについては簡単に言及することに止める。

4.1 キャパシタンス法による ZnO バリスタ粒界の研究

4.1.1 粒界近傍の粒内準位

キャパシタンス法による ZnO バリスタ粒界の研究は 1980 年に発表された正畠らの報告⁵⁾が最初である。彼らは DLTS 法により、ZnO-Bi₂O₃ 系バリスタの粒界近傍に存在する二つの粒内準位を見出した。また、仁田山

らはおののの粒内準位密度を求め、その密度が 1 原子 ppm 以下であるとした⁵⁾。さらに、準位の深さと電圧-電流特性の応答速度を調べ、粒内準位と応答速度に関するあることを報告した。図 5、6 は筆者らが ZnO-Pr₆O₁₁ 系バリスタ、ZnO-Bi₂O₃ 系バリスタで得た二つの粒内準位の DLTS スペクトルとそのアレニウスプロットである⁷⁾。粒内準位については、その後、表 2 に示すように、DLTS 法、ICTS 法のキャパシタンス法のほか、アドミッタンス法などでも調べられ、ほぼ同じ値が得られている。このように 0.2 eV と 0.3 eV の粒内準位は添加物や作製法によらず検出されることから、最近では、この二つの準位は ZnO そのものに起因すると考えられており、0.2 eV は格子間 Zn、0.3 eV は酸素欠陥に関係しているとの見方が多い。初期に発表された報告では、これらの粒内準位が劣化や V-I 特性の応答速

度に関与しているとの見方があった。しかし、表 2 で示したように、ZnO-Bi₂O₃ 系バリスタよりも ZnO-Pr₆O₁₁ 系バリスタのほうが粒内準位が多いにもかかわらず、応答速度が速く、また劣化も少ないので、これらの準位はバリスタ特性には直接関係していないものと考えられる。

粒内準位がバリスタ特性にかかわっているかどうかは別にして、キャパシタンス法では 1 原子 ppm 以下の粒内欠陥を非破壊で求めることができ、また得られる情報が多いので、この点では機器分析より優れた方法といえよう。

4.1.2 界面準位

ZnO バリスタの界面準位はバリスタ特性に直接関係しているので、多くの研究者がさまざまな手法で研究し




図 5 パルクトラップの DLTS スペクトル




図 6 DLTS スペクトルから得られたアレニウスプロット

表 2 代表的な ZnO バリスタの粒内準位の性質

発表者	測定法	L1		L2		備考
		深さ (eV)	密度 (1/cm ³)	深さ (eV)	密度 (1/cm ³)	
N. Shokata ほか ⁵⁾	DLTS	0.24	—	0.33	—	ZnO : Bi 系
A. Nitayama ほか ⁶⁾	DLTS	0.18	8.3×10^{15}	0.30	9.1×10^{15}	ZnO : Bi 系
K. Tsuda ほか ⁷⁾	DLTS	0.18	2.2×10^{16}	0.29	3.0×10^{16}	ZnO : Pr 系
T. Maeda ほか ¹¹⁾	ICTS	0.19	—	0.29	—	ZnO : Bi 系
J. F. Cordaro ほか ¹⁷⁾	アドミッタンス法	0.17	—	0.30	—	ZnO : Bi 系
F. Greuter ほか ¹⁸⁾	アドミッタンス法	0.19	3×10^{17}	0.32	2×10^{17}	ZnO : Bi 系




図 7 界面準位の DLTS スペクトル

てきたが、従来の手法では準位の深さを求めることが精一杯であった。筆者らは、1984年に、DLTS シグナルのバイアス電圧依存性から、界面準位と粒内準位を分離することに成功¹⁵⁾して以来、キャパシタンス法による ZnO バリスタの界面準位の研究に取り組んできた。図 7 はゼロバイアス下での DLTS スペクトルである¹⁷⁾。この研究によって、界面準位の深さはもちろん、界面準位は粒内準位と異なりアクセプター形であることが明らかになり、また分布も単一準位であることもわかつってきた。図 8 は DLTS 法の結果から推定された粒界近傍の




図 8 推定される ZnO バリスタ粒界の電子構造

表 3 ZnO バリスタ以外の材料の発表例

材 料	測 定 法	結 果	発 表 者
SrTiO ₃ バリスタ	DLTS 法	プロードな界面準位検出	中野由崇ほか ¹⁸⁾
PTC サーミスタ	ICTS 法	界面準位検出	七野修一ほか ²⁰⁾
SrTiO ₃ バリスタ	ICTS 法	プロードな界面準位検出	秋田千芳ほか ²¹⁾
SiC: Be セラミックス	光 ICTS 法	界面準位観測	田中 澄ほか ²²⁾
SrTiO ₃ バリスタ	DLTS 法	準位検出	友景 肇ほか ²³⁾
(Ba, Sr) TiO ₃ PTC サーミスタ	ICTS 法	—	高橋智春ほか ²⁴⁾




図 9 界面準位の ICTS スペクトル

電子構造である。

界面準位の成因としては、

(1) 粒界に析出した Bi, Pr などのイオン半径の大きな原子が作る。

(2) 粒界に化学吸着した酸素原子が作る。

との二つの考えがある。筆者らは、ZnO バリスタが酸素雰囲気に敏感であることから、界面準位の起源は化学吸着した酸素原子との立場をとっている。図 7 からわかるように、界面準位の深さが深く、そのため電子の放出速度が遅いので DLTS 法では 200°C 以上の温度が必要である。高温では、化学吸着した酸素は動きやすく、このため DLTS 法は界面準位の起因を探る方法としては適切でないと考えられる。筆者らは、現在、DLTS 法より低温で界面準位が評価でき、しかも DLTS 法と同様に高感度でスペクトルが得られる ICTS 法が半導性セラミックス界面準位の評価法として最適であると考えている。図 9 は筆者らのシステムで最近得られた ICTS スペクトルである¹⁶⁾。

粒内準位では発表されたデータはほぼ同じ値であるが、界面準位ではさまざまな値が報告されている。この原因が、試料によるものか、測定法によるものか現時点では明確になっていない。

4.2 ZnO バリスタ以外の研究

ZnO バリスタ以外の材料では、まだ発表件数は少ない。表 3 にこれまで発表されている報告を示す。これら

についてはまだ研究が始まったばかりで、定量的な取り扱いが行われるほど研究は進んでいるとはいがたい。

5. おわりに

DLTS 法や ICTS 法による半導性セラミックス粒界の評価法は、ZnO バリストが牽引車となって、少しずつ改良され、現在では、準位深さだけではなく、準位密度や捕獲断面積など、界面準位の物性値が定量的に把握され始めている。このまま研究が続けば、ZnO バリストに関しては界面準位の起源に決着がつく日もそう遠くないと思われる。

一方、SrTiO₃ バリストなど、ZnO バリスト以外の材料ではまだデータの蓄積が少なく、より多くの研究が必要と思われる。最近、これらの材料においても、キャパシタанс法による研究が増えているので、近い将来定量的な議論がなされるに違いない。

半導性セラミックスへのキャパシタанс法の適用に関しては、定量的な議論をしている報告は少なく、そのため筆者らの考えを中心としてまとめた。拙稿を足掛かりとして、キャパシタанс法がさらに発展すれば幸いである。

文 献

- 1) D. V. Lang : J. Appl. Phys. 45, 3023 (1984).
- 2) H. Okushi and Y. Tokumaru : Jpn. J. Appl. Phys. 19, L 335 (1980).
- 3) 桑原 誠、柳田博明：窯協誌 81, 334 (1973).
- 4) K. Mukae, K. Tsuda and I. Nagasawa : J. Appl. Phys. 50, 4475 (1979).
- 5) N. Shohata, T. Matsumura and T. Ohno : Jpn. J. Appl. Phys. 19, 1793 (1980).
- 6) A. Nitayama, H. Sakai and T. Ikoma : Jpn. J. Appl. Phys. 19, L 743 (1980).
- 7) K. Tsuda and K. Mukae : Mat. Sci. Mono-
- graphs, 3 B (Elsevier Science Publ. 1987) P. 1781.
- 8) 前田孝一、高田雅介：日セラ協誌 97, 1211 (1989).
- 9) 前田孝一、高田雅介：日セラ協秋季シンポ予稿 (1988) p. 35.
- 10) 向江和郎、永沢郁郎：春季応物予稿 (1979) p. 405.
- 11) 前田孝一、高田雅介：日セラ協誌 97, 1219 (1989).
- 12) 生駒俊明、奥村次徳：電子通信学会誌 64, 59-66, 195-202, 279-285 (1981).
- 13) 徳丸洋三、大串秀世：信学技報, SSD 81-29, 75 (1981).
- 14) E. Yamaguchi : Jpn. J. Appl. Phys. 21, 1628 (1982).
- 15) 津田孝一、向江和郎：日セラ協 電子材料研究討論会予稿 (1984) p. 18.
- 16) 津田孝一、向江和郎：日セラ協 電子材料研究討論会予稿 (1991) p. 51.
- 17) J. F. Cordaro : "Advances in Varistor Technology" (Ame. Ceram. Soc. 1990) p. 125.
- 18) F. Greuter, G. Blatter, M. Rossinelli and F. Stucki : ibid. p. 31.
- 19) 中野由崇、高橋智春、一ノ瀬昇：日セラ協年会予稿 (1990) p. 203, Y. Nakano and N. Ichinose : J. Mater. Res. 5, 2910 (1990).
- 20) 七野修一、高田雅介：日セラ協秋季シンポ予稿 (1990) p. 308.
- 21) 秋田千芳、柴垣茂樹、伊藤憲治、田中順三、羽田肇、白崎信一：日セラ協 電子材料研究討論会予稿 (1990) p. 31.
- 22) 田中 澄、高橋 研、鈴木康隆、秋田千芳、大橋直樹、大串秀世、和田芳樹、羽田肇、田中順三：日セラ協年会予稿 (1991) p. 519.
- 23) 友景 肇、境 幸二、吉武一城、秋田千芳、田中 澄、田中順三：日セラ協 電子材料研究討論会予稿 (1991) p. 55.
- 24) 高橋智春、渡辺正満、一ノ瀬昇：日セラ協 電子材料研究討論会予稿 (1991) p. 57.