[ F I ] H01Q3/26, H04B7/26@B

【技術名称】 3-1-2-1 DBF アンテナ受信系信号処理部の DSP による実装

【技術内容】

複数の汎用ディジタル信号処理用プロセッサ (DSP) を用いたディジタルビームフォーミング (DBF) アンテナの受信系信号処理部 (DBF 受信装置) は、素子アンテナ毎の受信信号の処理を行う DBF ユ ニット (DSP ボード、A/D ボード、パラレル I/O ボード、クロックボードで構成)、復調処理を行う復 調ユニット (DSP ボード、パラレル I/O ボード、クロックボードで構成)、及び共通のタイミングクロ ックを発生させるクロックユニット (DSP ボード、クロックボードで構成) からなる。

図1の例では、DBF ユニットを16系統備えており、16 チャネルの制御が可能である。すなわち、 最大16素子のアレーアンテナに対する信号処理を行うことができる。各素子での受信信号はダウンコ ンバータ(D/C)で周波数変換され、同期クロックにしたがってサンプリングされた後に、ビーム形 成処理が行われる。ビーム形成のためのウェイト(素子毎の振幅・位相の情報)は、PCより所定の DSP に転送される。素子毎に I,Q 各成分の処理が行われ、パイプライン処理により順次加算後、次段 の DBF ユニットへと転送されていく。そして、最後に復調部へと転送される。

なお、復調処理部は、プリアンブルレス PSK 信号の復調処理を想定し、FFT による搬送波位相補正 を行うための2つのユニットと、データクロックタイミング抽出後にデータ判定を行うユニットの、 計3つのユニットから構成されている。

## (図)

図1 DSPによる DBF アンテナ受信系信号処理部の構成



出典:大滝 幸夫,中條 渉,上原 清彦,藤瀬 雅行:「移動体衛星通信用 DBF アンテナの試 作」,図 5,電子情報通信学会技術研究報告,A・P92-32, pp.23-30, 1992 年 5 月 22 日発行

【出典/参考資料】

 ・大滝 幸夫,中條 渉,上原 清彦,藤瀬 雅行:「移動体衛星通信用 DBF アンテナの試作」,電子 情報通信学会技術研究報告,A・P92-32, pp.23-30, 1992 年 5 月 22 日発行

[ F I ] H01Q3/26, H04B7/26@B

【技術名称】 3-1-2-2 DBF アンテナ送信系信号処理部の DSP による実装

【技術内容】

複数の汎用ディジタル信号処理用プロセッサ(DSP)を用いたディジタルビームフォーミング (DBF)アンテナの送信系信号処理部(DBF送信装置)は、マスタユニット(TxProc:DSPボード、 パラレル I/Oボード、クロックボードで構成)とビーム形成及び変調のための各素子信号の処理を行 うDBF/Mod ユニット(DSPボード、D/Aボード、パラレル I/Oボード、クロックボードで構成)、及 び共通のタイミングクロックを発生させるクロックユニット(DSPボード、クロックボードで構成) からなる。

図1の例の場合、1ユニットで2チャネルの処理を行うDBF/Modユニットを8系統備えているため、 最大16素子のアレーアンテナに対する信号処理を行うことができる。

この DBF 送信装置では、まず固定ビームを形成するためのウェイト(素子毎の振幅・位相の情報) が PC から所定の DSP に転送される。変調データはパラレル I/O ボードを介して DBF/Mod ユニットに 転送される。各 DBF/Mod ユニットでは、前段のユニットからの変調データを受け取り、後段のユニ ットに転送した後に、2 チャネル分のビーム形成及び変調処理が行われる。その結果は D/A 変換され、 その出力(アナログ信号)がアップコンバータ(U/C)で送信周波数に変換された後、アンテナ部に 給電される。

なお、全ての DBF/Mod ユニットでは、これら一連の演算がパイプライン処理により行われ、全 DSP に共通供給されるクロックに同期してアナログ信号化される。

## 【図】

図1 DSPによる DBF アンテナ送信系信号処理部の構成



出典:大滝 幸夫,中條 渉,上原 清彦,藤瀬 雅行:「移動体衛星通信用 DBF アンテナの試 作」,図 3,電子情報通信学会技術研究報告,A・P92-32, pp.23-30, 1992 年 5 月 22 日発行

【出典/参考資料】

 ・大滝 幸夫,中條 渉,上原 清彦,藤瀬 雅行:「移動体衛星通信用 DBF アンテナの試作」,電子 情報通信学会技術研究報告,A・P92-32, pp.23-30, 1992 年 5 月 22 日発行

[ F I ] H01Q3/26, H01Q3/26@C, H04B7/26@B, H04B7/005

【技術名称】 3-1-2-3 サブバンド型アダプティブアレーアンテナ信号処理部の DSP による 実装

【技術内容】

各素子アンテナで受信された RF 信号(アナログ信号)は、増幅や周波数変換等の処理が施された 後に A/D 変換器でディジタル信号に変換され、FFT 処理にて帯域分割(サブバンド化)される。サブ バンド型アダプティブアレーアンテナは、このサブバンド信号により次段の信号処理部においてアダ プティブ信号処理が行われる。

汎用 DSP(Digital Signal Processor)を用いてハードウェアに実装された信号処理部は、ウェイトの 制御を行うウェイト計算部(WCU: Weight Calculation Unit)と、求められたウェイトを用いてアンテ ナ出力を計算する出力計算部(OCU: Output Calculation Unit)とからなり、求められたウェイト及び アンテナ出力はハードディスクに保存される。

信号処理ソフトウェアの編集及びコンパイルはパーソナルコンピュータ (PC) にて行われ、DSP に ダウンロードする構成である。

なお、図1に示す試作例においては、13 個の DSP チップが用いられており、その内訳は表1の通 りである。

【図】

図1 DSP によるサブバンド型アダプティブアレーアンテナの構成



出典:神谷 幸宏,田野 哲,水口 芳彦,片山 正昭,小川 明,唐沢 好男:「サブバンド信 号処理に基づくアダプティブアレーアンテナの開発」,図 3,電子情報通信学会, Vol.J83-A, No.12, pp.1413-1424, 2000年12月

表1 各部の信号処理に要する DSP チップ数

	Signal Processing	# of DSP
wcu	FFT calculation	4
	RLS (32)	2
	Reference signal generation	1
	Data flow control	2
ocu	Realtime output calculation	2
	IFFT calculation	1
	Data flow control	1
total		13

出典:神谷 幸宏,田野 哲,水口 芳彦,片山 正昭,小川 明,唐沢 好男:「サブバンド信 号処理に基づくアダプティブアレーアンテナの開発」,表 2,電子情報通信学会, Vol.J83-A, No.12, pp.1413-1424, 2000 年 12 月

【出典/参考資料】

・神谷 幸宏,田野 哲,水口 芳彦,片山 正昭,小川 明,唐沢 好男:「サブバンド信号処理に 基づくアダプティブアレーアンテナの開発」,電子情報通信学会,Vol.J83-A, No.12, pp.1413-1424, 2000年12月

【技術分類】	3-1-2 信号処理/実装技術/DSP・FPGA・ASIC
[ FI ]	H01Q3/26, H01Q3/26@C, H01Q25/00, H04B7/26@B, H04B7/005
【技術名称】	3-1-2-4 DBF アンテナの FPGA による実装

【技術内容】

ディジタル信号処理によってアンテナのビーム制御等を行う DBF(Digital Beamforming) アンテナの高速・高機能化には、ディジタル信号処理部の ASIC(Application Specific Integrated Circuit)化が不可欠であり、その実装の一形態に FPGA(Field Programmable Gate Array)の利用がある。

例えば、図1の構成をもつ DBF アンテナの信号処理部が FPGA により実装されている。この DBF アンテナは、ビームスペースアダプティブアレー型の CMA アダプティブアレーアンテナであり、その信号処理部において、図2に示すマルチビーム形成や CMA 適応処理などが、図3のディジタル信号処理ボードで実行される。この信号処理ボーには10個の FPGA が実装されており、16素子のアレ ーアンテナの処理が可能である。

## (図)

図1 DBF アンテナの構成



出典: Toyohisa TANAKA, Ryu MIURA, Isamu CHIBA, Yoshio KARASAWA: 「An ASIC Implementation Scheme to Realize a Beam Space CMA Adaptive Array Antenna」, Fig.2, IEICE Trans. Commun., Vol.E78-B No.11 pp.1467-1473 1995/11



- 出典: Toyohisa TANAKA, Ryu MIURA, Isamu CHIBA, Yoshio KARASAWA: 「An ASIC Implementation Scheme to Realize a Beam Space CMA Adaptive Array Antenna」, Fig.5, IEICE Trans. Commun., Vol.E78-B No.11 pp.1467-1473 1995/11
- 図 3 FPGA ボードの外観



出典: Toyohisa TANAKA, Ryu MIURA, Isamu CHIBA, Yoshio KARASAWA: 「An ASIC Implementation Scheme to Realize a Beam Space CMA Adaptive Array Antenna」, Fig.4, IEICE Trans. Commun., Vol.E78-B No.11 pp.1467-1473 1995/11

【出典/参考資料】

- ・田中 豊久,三浦 龍,千葉 勇,唐沢 好男:「ASIC を用いた DBF マルチビームアンテナの開発」, 電子情報通信学会論文誌, Vol.J78-B2, No.9, pp.602-610, 1995 年 9 月
- Toyohisa TANAKA, Ryu MIURA, Isamu CHIBA, Yoshio KARASAWA: An ASIC Implementation Scheme to Realize a Beam Space CMA Adaptive Array Antenna, IEICE Trans. Commun., Vol.E78-B No.11 pp.1467-1473 1995/11
- Toyohisa TANAKA, Ryu MIURA, Yoshio KARASAWA : [Implementation of a Digital Signal Processor in a DBF Self-Beam-Steering Array Antenna], IEICE, Vol.E80-B No.1 pp.166-175, 1997/1
- ・三浦 龍,田中 豊久,堀江 章夫,関口 高志,井上 隆,唐沢 好男,猪股 英行:「車載 DBF セルフビームステアリングアレーアンテナによる衛星電波の追尾受信実験」,電子情報通信学会論文 誌, Vol.J80-B2, No.7, pp.547-557, 1997 年 7 月
- Toyohisa TANAKA, Ryu MIURA, Isamu CHIBA, Yoshio KARASAWA : [Interference Cancellation Characteristics of a BSCMA Adaptive Array Antenna with a DBF Configuration], IEICE Trans. Commun., Vol.E80-B, No.9, pp.1363-1371, 1997/9

[ F I ] H01Q3/26, H01Q3/26@A, H04B7/26@B

【技術名称】 3-1-2-5 セルフビームステアリングアレーアンテナ信号処理部の FPGA によ る実装

【技術内容】

到来波方向への自動的なビーム形成が可能で、変調方式に依存せず、高速・安定な到来波捕捉追尾 機能を有するセルフビームステアリングアレーアンテナの信号処理部は、図1に示すように、準同期 検波部、2次元空間 FFT によるマルチビーム形成部、最大比合成(MRC)による自己同相化(SPP) から構成される。この信号処理部が図2に示す FPGA により実装されている。この信号処理部は10 個の FPGA で構成されており、8 ビットの固定小数点演算によって上記各部の処理が行われる。

(図)

図1 セルフビームステアリングアレーアンテナの信号処理部の構成



- 出典:三浦 龍,田中 豊久,堀江 章夫,関口 高志,井上 隆,唐沢 好男,猪股 英行:「車載 DBF セルフビームステアリングアレーアンテナによる衛星電波の追尾受信実験」,電子 情報通信学会論文誌,図4, Vol.J80-B2, No.7, pp.547-557, 1997 年7月
- 図2 FPGA ボードの外観



 出典:三浦 龍,田中 豊久,堀江 章夫,関口 高志,井上 隆,唐沢 好男,猪股 英行:「車載 DBF セルフビームステアリングアレーアンテナによる衛星電波の追尾受信実験」,電子 情報通信学会論文誌,図3, Vol.J80-B2, No.7, pp.547-557, 1997年7月 【出典/参考資料】

- ・田中 豊久,三浦 龍,千葉 勇,唐沢 好男:「ASIC を用いた DBF マルチビームアンテナの開発」, 電子情報通信学会論文誌, Vol.J78-B2, No.9, pp.602-610, 1995 年 9 月
- Toyohisa TANAKA, Ryu MIURA, Isamu CHIBA, Yoshio KARASAWA: An ASIC Implementation Scheme to Realize a Beam Space CMA Adaptive Array Antenna, IEICE Trans. Commun., Vol.E78-B No.11 pp.1467-1473 1995/11
- Toyohisa TANAKA, Ryu MIURA, Yoshio KARASAWA : [Implementation of a Digital Signal Processor in a DBF Self-Beam-Steering Array Antenna], IEICE, Vol.E80-B No.1 pp.166-175, 1997/1
- ・三浦 龍,田中 豊久,堀江 章夫,関口 高志,井上 隆,唐沢 好男,猪股 英行:「車載 DBF セルフビームステアリングアレーアンテナによる衛星電波の追尾受信実験」,電子情報通信学会, Vol.J80-B2, No.7, pp.547-557, 1997 年7月
- Toyohisa TANAKA, Ryu MIURA, Isamu CHIBA, Yoshio KARASAWA : [Interference Cancellation Characteristics of a BSCMA Adaptive Array Antenna with a DBF Configuration], IEICE Trans. Commun., Vol.E80-B, No.9, pp.1363-1371, 1997/9

【技術分類】 3-1-2 信号処理/実装技術/DSP・FPGA・ASIC
【 F Ⅰ 】 H01Q3/26, H01Q3/26@C, H01Q25/00, H04B7/005, H04B7/26@B
【技術名称】 3-1-2-6 PHS 基地局アダプティブアレー処理部の DSP による実装

【技術内容】

簡易型携帯電話(PHS) 基地局のアダプティブアレーアンテナは、希望する端末方向へのビーム形成と干渉局方向へのヌルの形成による通信品質の改善を目的として採用されている。このシステムは、図1に示す構成がとられている。アダプティブアレーの処理部には、タイムスロット毎に1個の固定小数点 DSP が実装され、基地局1基当り、計4個の DSP が用いられている。

## (図)

図1 PHS 基地局アンテナの構成



出典:辻 宏之,水野 光彦:「移動通信におけるアダプティブアレーアンテナ技術の応用」,
図 4,電子情報通信学会論文誌,Vol.J82-A,No.6,pp.779-791,1999年6月
及び
木村滋,藤塚洋一郎,谷口敏夫,山本和弘:「高トラヒック地域における周波数不足解消を
目指したアダプティブアレーアンテナ技術の開発[前編,後編]」,電磁環境工学情報 EMC,
no.124-125, pp.37-42, Aug. 1998

【出典/参考資料】

・辻 宏之,水野 光彦:「移動通信におけるアダプティブアレーアンテナ技術の応用」,電子情報通 信学会論文誌, Vol.J82-A, No.6, pp.779-791, 1999 年 6 月 【技術分類】 3-1-2 信号処理/実装技術/DSP・FPGA・ASIC
【 F I 】 H01Q3/00
【技術名称】 3-1-2-7 シストリックアレープロセッサ

【技術内容】

シストリックアレープロセッサ(SAP)は、並列パイプライン処理にデータ処理におけるスループ ットを向上させるもので、同一構造・同一機能を有する SAP セルを規則正しく配置し、データの送受 は隣接した SAP セル間のみで行われ、データと制御の流れを単純に規則的にして全体を同期して演算 を行う処理装置である。

例えば、N=5の場合の三角形 SAP は、図1の通りである。

(図)

図1 シストリックアレープロセッサの構造



出典:大宮 学,川端 竜也,小川 恭孝,伊藤 精彦:「シストリックアレープロセッサを用い たアダプティブアレーアンテナのマルチパス信号抑圧特性」,図3,電子情報通信学会論文 誌, Vol.J75-B2, No.11, pp.780-788, 1992 年 11 月

【出典/参考資料】

 ・大宮 学、川端 竜也、小川 恭孝、伊藤 精彦:「シストリックアレープロセッサを用いたアダプ ティブアレーアンテナのマルチパス信号抑圧特性」、電子情報通信学会論文誌、Vol.J75-B2、No.11、 pp.780-788、1992年11月

[ F I ] H01Q3/26, H01Q3/26@C, H04B7/26@B, H04B7/005

【技術名称】 3-1-2-8 シストリックアレープロセッサを用いたアダプティブアレー アンテナ

【技術内容】

シストリックアレープロセッサ(SAP)を用いたアダプティブアレーアンテナ(SAP-AA)は、方向 拘束を与える前処理部と三角形 SAP で構成されるアダプティブ処理部の2つの部分から構成される。

SAP は、同一構造・同一機能を有する SAP セルを規則正しく配置し、隣接した SAP セル間のみで データの送受を行う。これによってデータと制御の流れを単純に規則的にして全体を同期して演算を 行う処理装置である。

アレー上への入出力を逐次的に行うこと、アレー上での処理を並列的に行うこと、そしてこれらの 動作がパイプライン化され重畳的に進められることが、SAPの特徴である。また、SAPは VLSI 設計 に適しており、処理装置の小型・軽量化及び量産化を可能とする。

【図】

図1 シストリックアレープロセッサを用いたアダプティブアレーアンテナの構成



出典:大宮 学,川端 竜也,小川 恭孝,伊藤 精彦:「シストリックアレープロセッサを用い たアダプティブアレーアンテナのマルチパス信号抑圧特性」,図1,電子情報通信学会論文 誌, Vol.J75-B2, No.11, pp.780-788, 1992年11月

【出典/参考資料】

 大宮 学、川端 竜也、小川 恭孝、伊藤 精彦:「シストリックアレープロセッサを用いたアダ プティブアレーアンテナのマルチパス信号抑圧特性」、電子情報通信学会論文誌、Vol.J75-B2、No.11、 pp.780-788、1992年11月