

【技術分類】 5 - 1 - 4 電子回路 / IC / 不揮発性メモリー

【 F I 】 G04G1/00,308


【技術名称】 5 - 1 - 4 - 1 E E P R O M

【技術内容】

時計の電池交換時などの無電源状態でもデータが保持できる不揮発性半導体メモリーであって、電氣的に繰り返して、データの書き込み・消去が可能な読み出し専用メモリーである。

EEPROM の構造にはいくつかのタイプがあり、図 1 に、フローティングゲート型 EEPROM と MONOS 型 EEPROM の構造を示す。


【図】 図 1 EEPROM の構造



出典 1、「86 頁 図 1 フローティングゲート型 EEPROM、 図 2 MONOS 型 EEPROM」

MONOS 型は、図 2 に示す MNOS 型にトップ酸化膜を付加して書き込み効率を向上させ、低書き換え電圧化した界面トラップ型 EEPROM である。MONOS 型は、フローティングゲート型に比べ、製造プロセスが簡単で書き換え電圧が低いことから、時計用での応用に適している。MONOS とは、金属 (Metal) - 酸化膜 (Oxide) - 窒化膜 (Nitride) - 酸化膜 (Oxide) - 半導体 (Semiconductor) の頭文字を取った名称である。

【図】図2 MNOS型EEPROMの構造



Schematic Structure of MNOS Memory


出典2、「43頁 Fig. (1)の上図 Schematic Structure of MNOS Memory」

EEPROMの時計への応用としては、初期の時点では、時計の製造過程で必要となるセンサーや歩度などの調整データが、書き込み用の高電圧を時計外部の装置によって供給されて書き込まれ、そのデータを保持するために用いられた。その後、多機能時計の登場で、時計内部の昇圧電圧をEEPROMの書き込み電圧として用いる針位置記憶やアラームデータの記憶などにも応用されている。

図3は、多軸多機能時計で指針位置を記憶するためにEEPROMを利用したシステムの例である。


図4は、圧力センサーを備えたデジタル時計で、圧力センサー特性の個別調整用データを記憶するためにEEPROMを利用したシステムの例である。

【図】図3 EEPROMの多軸多機能時計への応用例



出典3、「18頁 Fig.4 針位置記憶システム」

【図】図4 EEPROMのセンサー付きデジタル時計への応用例



出典1、「92頁 図7 圧力測定システム」

【出典 / 参考資料】

- 出典1：「時計用 IC の現状と展望」、「日本時計学会誌 No.150」、「1994年9月」、「花岡忠史（シチズン時計）著」、「日本時計学会発行」、85 - 94 頁
- 出典2：「MNOS 不揮発性メモリーを内蔵した電子時計」、「日本時計学会誌 No.108」、「1984年3月」、「早淵一成（シチズン時計）著」、「日本時計学会発行」、42 - 51 頁
- 出典3：「太陽電池動作のマイコンシステムの開発」、「日本時計学会誌 No.159」、「1996年12月」、「河原久司、五十嵐清貴（シチズン時計）著」、「日本時計学会発行」、14 - 22 頁

- 【応用分野】 2 - 1 - 1 時間・時刻標準（含む：調節、補正） / 内部時間標準 / 水晶発振式
- 3 - 3 - 1 出力手段 / 機械式表示 / カレンダー
- 3 - 3 - 2 出力手段 / 機械式表示 / 針合せ
- 5 - 1 - 1 電子回路 / IC / 時計用基本回路

【技術分類】 5 - 1 - 4 電子回路 / IC / 不揮発性メモリー

【 F I 】 G04G1/00,308

【技術名称】 5 - 1 - 4 - 2 強誘電体メモリー (F e R A M)


【技術内容】

強誘電体メモリー (FeRAM) は、時計の電池交換時などの無電源状態でもデータが保持できる不揮発性メモリーの一つであって、強誘電性材料のメモリー性を利用した半導体メモリーである。

図 1 に、FeRAM の技術的位置付けを示す。

強誘電性材料は、高誘電率特性とメモリー性という特長を持ち、FeRAM は、そのメモリー性を利用した半導体不揮発性メモリーであり、非常に高速で低消費電力という利点を持つ。書き換え劣化が少ない強誘電性材料がこれまで見つからず、長く FeRAM は実用化されなかったが、Y1 (または、BLSF : Bismuth Layer Structured Film) と呼ばれる、ストロンチウム、ビスマス、タンタル、酸素の組み合わせでできた層状超格子結晶材料が発見され、実現されるようになった。この構造は、層状の強誘電体層 (ペレブスカイト構造) の間を酸化ビスマス層でサンドイッチするようになっている。

【図】 図 1 FeRAM の技術的位置付け



出典 1、「50 頁 Fig.2 強誘電体半導体」

強誘電性材料 Y1 を用いた FeRAM は、表 1 に示すような特長を持つ。表にあるように、従来の EEPROM やフラッシュメモリと比較して、速度 5,000 倍、消費電力 1 / 1,300、寿命 100 万倍、と非常に優れた特性を持つ。

【表】表 1 FeRAM の特長

強誘電体不揮発メモリの特長

	FeRAM	EEPROM	フラッシュメモリ
書き込み速度比	5,000	1	50
書き込み電圧	3 V	12 V	12 V
書き換え回数	10 ¹² 回	10 ⁵ 回	10 ⁵ 回

FeRAM : Ferroelectric Random Access Memory
EEPROM : Electrically Erasable Programmable Read Only Memory

□ FeRAM の特長

- ・高速書き換え 5,000 倍
- ・低消費電力 1/1,300 倍
- ・長寿命(書き換え回数) 100万 倍



出典 1、「56 頁 Tab.1 強誘電体不揮発性メモリの特長」

FeRAM の製造プロセスは、トランジスタを作るまでは通常の CMOS 工程と同じで、その後強誘電体膜をつける。この強誘電体工程は、プラチナ電極、強誘電体、プラチナ電極の順であり、強誘電体はスパッターまたはスピコート法でつけられる。スピコート法で塗布された場合は、加熱炉で焼いてセラミック膜を形成する。

FeRAM は、その低電圧・低消費電力動作の特長から、マイコンの組み込みメモリーや IC カードのフラッシュメモリーへの置き換え、非接触型 IC カードなどへの利用や、電子時計分野では情報通信機能などの付加された多機能情報機器への応用が可能である。

【出典 / 参考資料】

出典 1 : 「強誘電体 LSI の開発」, 「日本時計学会誌 No.160」, 「1997 年 3 月」, 「大槻達男 (松下電子工業) 大原啓之 (シチズン時計) 著」, 「日本時計学会発行」, 49 - 66 頁

【技術分類】 5 - 1 - 4 電子回路 / IC / 不揮発性メモリー

【 F I 】 G04G1/00,308

【技術名称】 5 - 1 - 4 - 3 F A M O S



【技術内容】

FAMOS は、時計の電池交換時などの無電源状態でもデータが保持できる不揮発性メモリーの一種であって、紫外線により書き込み情報の消去が可能な EPROM (電氣的に書き込み可能な読み専用メモリー) 型の半導体メモリーである。

FAMOS とは、浮遊ゲートなだれ降伏注入電界効果トランジスタであり、Pチャンネル (Pch) 型とNチャンネル (Nch) 型があり、Nch 型の方が微細化に適し動作速度が速いため、一般的には EPROM として Nch 型が使われている。

しかし、表 1 にあるように、Nch FAMOS は、構造的にゲート電極の Poli - Si (多結晶シリコン) が二層構造となっており、製造工程が多くなるためコストが高くなる。このため、メモリー容量が少量で動作速度がさほど要求されない時計用 IC としては、Pch FAMOS が適している。


【表】表 1 Pch FAMOS と Nch FAMOS との比較

	Pch FAMOS	Nch FAMOS
構造		
工程数	少	多
コスト	小	大
集積度	小	大
読出速度	遅	速
用途	論理 IC (時計等) メモリー (小容量)	メモリー (大容量)

出典 1、「3頁 表 2 Pch FAMOS と Nch FAMOS との比較」

当初、FAMOS は、時計の論理緩急調整データ記憶用に用いられた。従来この調整は、機械的な回路パターン切断などの方法を用いていたので、切断エリアや調整用パッドが必要であり、このため回路基板も IC も大きくなっていた。FAMOS を応用することの利点を図 1 に示す。


【図】図 1 時計における FAMOS 応用の利点



出典 1、「4 頁 表 3 時計用 IC へ Pch FAMOS を応用した場合の利点」

図 2 に示すように、FAMOS の基本構造は、Poly - Si 一層のシリコンゲートである。書き込みはフローティングゲートに電子が蓄積されることによって成され、消去は紫外線により電子に高エネルギーが与えられフローティングゲートから電子が抜けることによって成される。

【図】図 2 Pch FAMOS のメモリーセル断面図



出典 1、「5 頁 Fig.1 Cross section of memory cell」

FAMOS は、少ビットで動作速度がさほど要求されないコスト優先のシステムで利用される。

【出典 / 参考資料】

出典 1: 「時計用 IC への FAMOS 技術の応用」, 「日本時計学会誌 No.115」, 「1985 年 12 月」, 「荻田雅史、寺島義幸 (諏訪精工舎) 著」, 「日本時計学会発行」, 1 - 10 頁